CSMC lvs有一个尺寸问题。

在layout建议的网表前面添加类似以下内容的定义:。subcktmim _ rfplusmus.ends一般foundry给你的lvs deck/rule包里会包含source.add之类的文件，其内容就是上面的定义，在layout提出的网表之前添加lvs。

无传感器FOC控制三相BLDC电机驱动器，最大电压40V，峰值电流8A。

你可以用台积电的工艺和口径做lvs，你的问题具体解决不了。

建议:

1，检查assura lvs规则是否采用mm/rf cmos工艺。不能提射频器件，可能规则是逻辑cmos。

2，直接找中芯国际的客服。我以前和他们打过交道。相比台积电，他们的客服太不专业，能解决问题的人往往找不到。