华为2019数字芯片设计笔试题目及解析(单选第二部分)

11.在同步电路的设计中,电路的时序模型如下:T1为触发器时钟端的延时,T2和T4为连接延时,T3为组合逻辑延时,T5为时钟网络延时。假设时钟clk的周期是Tcycle,Tsetup是触发器的设置。

时间和保持时间。那么,为了保证数据的正确采样(此路径为多循环路径),下面的等式是否正确?()

正确的

b误差

分析:根据题意,可以得出以下典型的静态时间序列分析模型。根据静态时间序列分析的知识(设计和时间序列在数字设计中非常重要,不懂的请看书: ),我们可以得出,列出的计算时间的公式是正确的。

正确答案:a

12.与模拟通信系统相比,下列不属于数字通信系统的优点有()。

a容易加密,保密性好。

设备易于集成和小型化。

传输误差可控

d传输带宽小

解析:数字信号容易被加密,所以数字通信是保密的,选项A是正确的;数字通信系统具有功耗低、重量轻、体积小的优点,选项B正确;数字信号通过差错控制编码可以提高通信的可靠性,选项C正确;数字通信领域的带宽(数据速率)和模拟通信领域的带宽(频率宽度)是两个不同的概念,没有办法比较,所以D是错的。

正确选项:d

13.假设输入信号的X位宽为10bit,InputA位宽为5bit,InputB位宽为14bit,实现Y=X*InputA+InputB的功能,且不损失精度,则输出信号的Y位宽应不小于()。

a 16位

b29位

c 15位

d24位

解析:这里保证精度的意思是数据不溢出,需要足够的位数来保存y的值,X位的宽度是10bit,InputA位的宽度是5bit。假设InputA的值最大,则所有位都是1。X乘以InputA,X的值需要左移5位。积的结果是15位,加上InputB的14位,假设都是1,需要进位16位才能保存结果,所以正确答案是a .

正确答案:a

14.下图显示了长除法CRC4电路,请选择相应的多项式(c)。

AG(x)=x3+x+1

BG(x)=x3+x2+1

CG(x)=x4+x+1

DG(x)=x4+x3+1

分析:

正确答案:c。

15.必须避免亚稳态。亚稳态现象会导致以下后果()

降低系统可靠性

b其他的都是

c功率损耗

d导致芯片故障。

解析:由于输出在稳定之前可能是毛刺、振荡和固定电压值,亚稳态不仅会导致逻辑误判,而且会导致输出0到1之间的中间电压值时出现下一阶段的亚稳态(即亚稳态会扩散),所以选项A是正确的;对于CMOS,当输出0 ~ 1的中间电压值时,可能处于NMOS和PMOS都导通的状态(短路状态)。此时流经MOS管的电流很大(远大于输出0或输出1时的电流值),因此亚稳态可能造成功率损失,选项C正确;亚稳态会导致逻辑功能错误,严重的亚稳态传播会导致芯片失效,所以D选项是正确的,所以选B。

正确答案:b

16.如下图所示,对时钟输出时间的正确分析是(C)。

AtCO =数据延迟时钟延迟+微tCO

BtCO =时钟延迟-数据延迟+微总拥有成本

CtCO =数据延迟+时钟延迟+微总拥有成本

DtCO =数据延迟+时钟延迟-微总拥有成本

解析:利用静态时间序列分析的知识,数据通路的时间为micro _ TCO+data _ delay+clock _ delay,所以我们得到选项C是正确的。

正确答案:c。

17.错误的是()

a异步时序电路的状态变化不同时发生。它没有统一的信号脉冲,输入信号的变化会引起状态的变化。

BMoore电路的输出只与电路的当前状态有关。

C同步时序电路的状态在统一信号脉冲的控制下只改变一次。如果信号脉冲没有到达,即使输入信号改变,电路的状态也不会改变。

数据电路的输出只是输入变量的函数。

解析:异步时序电路是指电路中触发器的时钟输入没有连接到统一的时钟脉冲,或者电路中没有时钟脉冲(如SR锁存器组成的时序电路),电路中各存储单元的状态更新不是同时发生的,所以选项A是正确的;摩尔电路的输出只与电路的当前状态有关,米莱电路的输出不仅与当前状态有关还与输入有关,所以选项B是正确的,选项D是错误的。在同步时序电路中,存储电路的状态转换是在同一时钟源的同一脉冲沿作用下同步进行的,所以C选项是正确的。

正确答案:d。

18.编写Verilog HDL程序时,变量的定义不能和关键字()冲突。

正确的

b误差

解析:注意写Verilog HDL程序时,变量的定义不能和关键字一样。

正确答案:a

19.为了确保验证过程的效率,需要想到的应该立即验证()

正确的

b误差

解析:在验证过程中,需要制定完整系统的测试计划,进行全面验证。

正确答案:b

20.描述错误的是()

一个触发器分为基本RS触发器、时钟RS触发器、主从结构触发器、边沿触发器等等。

b触发器分为RS触发器、JK触发器、D触发器、T触发器等等。

c触发器是能记忆一位二进制信号,构成各种数字系统的基本逻辑单元。

d触发器具有保持和反转功能。

分析:根据逻辑功能的不同,分为RS触发器、D触发器、JK触发器、T触发器。根据触发方式的不同,可分为电平触发、边沿触发和脉冲触发。根据电路结构的不同,可分为基本RS触发器和钟控触发器。根据存储数据的原理,可分为静态触发和动态触发;根据触发器的基本组成分为双极触发器和MOS触发器,所以选项A和选项B是正确的。触发器可以存储1位二进制信号的基本单元电路,所以选项C是正确的;例如,D触发器是最简单的触发器。当触发沿到来时,输入端的值存储在其中,这个值与当前存储的值无关。D触发器没有翻转功能,D选项错误。

正确答案:d。